1、PLL锁相环，可以将晶振输出频率Fosc，倍增几倍，以满足高速运算需要。在不连接PLL时，CPU时钟和晶振时钟相同，即CCLK***=***Fosc。当使能PLL并连接，则CCLK***=***Fosc*******M，M为倍频数。
2、信号源工作原理不同***数字信号处理的是离散信号，数字信号通常使用1和0表示。模拟信号处理的是连续信号，一般采用连续变化的电磁波或采用连续变化的信号电压来表示。
3、高级的精度更高。有些晶振还可以由外加电压在一定范围内调整频率，称为压控振荡器（VCO）。晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振，便于各部分保持同步。
4、设计不同***ADC0809是美国国家半导体公司生产的CMOS工艺8通道，8位逐次逼近式A/D模数转换器。其内部有一个8通道多路开关，它可以根据地址码锁存译码后的信号，只选通8路模拟输入信号中的一个进行A/D转换。
5、倍频因子我们设定为9倍频，也就是说，经过PLL之后，我们的时钟从原来8MHz的***HSE变为72MHz的PLLCLK。紧接着又遇到了一个开关SW，经过这个开关之后就是STM32的系统时钟(SYSCLK)了。
6、这样就对应了单片机时钟产生的不同方式：若采用这个放大器，产生振荡即为内部方式；若采用外部振荡输入，即为外部方式。
1、键盘工作过程为：单片机从8155的PB0～PB2送出全零，并从PC0～PC2读入数据，当PC0～PC2≠000时，表明有键按下，则逐行从PB0～PB2送出零，再从PC0～PC2口读入，最终确定按键位置和键值，此后，转入相应的按键处理程序，修改显示缓冲区内容。 2、用8除以晶振频率得到单指令周期指令的时间，然后根据这个时间计算循环次数。但是，这些计算是要花时间的，而且时间不定。如果延时时间长，这个时间或可以忽略，但是微秒级的延时，影响就很大了，所以，虽然可以，但是不实用。 3、二***方案论证***时钟模块方案***方案一***基本门电路搭建***用基本门电路来实现数字钟，电路结构复杂，故障系数大，不易调试。***方案二***单片机编程***用单片机设计电路，由于使用软硬件结合的方式，所以电路结构简单、调试也相对方便。 4、用内部时钟还是用外部时钟，需要配置熔丝，程序是干不了的，只有烧写器可以干。程序只能在熔丝选择了内部时钟的基础上，改改分频器，控制单片机的工作主频，至于用汇编用C，都是一样的。 1、是用内部RC振荡的。据我所知除了很老式的51单片机（比如Atmel的AT89系列，Intel的8031，8051）其他大部分单片机内部全部集成有RC振荡电路。有的高档点的单片机内部还有PLL（锁相环）倍频电路。 2、(4)OTPROM型/EPROM型/FLash***ROM型***硬件特征***（1）单片机的体积比较小，***内部芯片作为计算机系统，其结构简单，但是功能完善，使用起来十分方便，可以模块化应用。 3、（自己用小号来答这个问题）PLL***是外部晶振，FLL是内部晶振。晶振频率决定CPU的运行速度。内部RC频率是时钟频率……比如给各种总线提供通信频率。 4、实时时钟是指给日期及时间计数器累加的时钟，通常是32768Hz，系统时钟是指单片机内部的主时钟，给各个模块提供工作时钟的基础，CPU时钟是指经过CPU的PLL后将系统时钟改变为CPU工作的时钟。 5、当时钟频率提高时，MCU的处理速度也随之提高，反之亦然。MCU的内部时钟源通常是与外部时钟源结合来使用，通过PLL来提高时钟频率。MCU也提供一些时钟切换策略来满足不同电源状态和应用场景的需求。 6、很简单：足够高的主频，你对相位精度要求越高，需要同步的时钟频率越高，主频要求越高；异或逻辑检测相位差；可控方向的加减计数器。不过，个人认为，用单片机实现有一定的难度，如果用CPLD（FPGA）实现较容易。 1、晶振用来提供时钟频率，时钟频率决定了单片机执行的快慢。没有晶振，就没有时钟周期，没有时钟周期，就无法执行程序代码，单片机就无法工作。单片机工作时，是一条一条地从RoM中取指令，然后一步一步地执行。 2、关系：时钟周期，是晶振频率的倒数。***状态周期，是时钟周期的二倍。***机器周期，是时钟周期的***12***倍。***如：晶振频率是***12MHz，***时钟周期就是，(1/12)us。***状态周期就是，(2/12)us。***机器周期就是，(12/12)=1us。 3、系列单片机中时钟频率就是晶振频率；时钟频率（又译：时钟频率速度，英语：clock***rate），是指同步电路中时钟的基础频率，它以“若干次周期每秒”来度量，量度单位采用SI单位赫兹（Hz）。它是评定CPU性能的重要指标。 4、时钟周期=1/晶振频率。无论你的晶振是12m还是24m，对于1t的单片机来说，它内部都是固定的关系，即一个机器周期=1个时钟周期，只是用24m的晶振会快点。 5、对于某种单片机，若采用了1MHZ的时钟频率，则时钟周期为1us；若采用4MHZ的时钟频率，则时钟周期为250us。由于时钟脉冲是计算机的基本工作脉冲，它控制着计算机的工作节奏（使计算机的每一步都统一到它的步调上来）。 6、成正比。计数器最高计数频率具体多少取决于单片机。传统的51单片机的系统时钟是晶振频率的1/12，内部定时器的计数脉冲最高频率是晶振的1/12，外部计数脉冲的最高频率是晶振的1/24。 可以说可以，即使（实际上就是）单片机的工作频率很低也可以。也可以说不，原因如下（1）。但是：单片机时钟频率有限，操作频率更低，你不可能用单片机去解调射频信号。 at89s52单片机工作频率HZ是33。AT89S52是一种低功耗、高性能CMOS***8位微控制器，是具有8K系统可编程Flash存储器。使用Atmel公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。 功耗问题是在设计中是要考虑很多的，现在很多的单片机厂家都趋向于低功耗方向的芯片产品。 单片机的功耗与时钟频率成正比，是基于工作时间相同的结论。因为在相同的时间内，频率高的单片机高、低电平转换的次数多，功耗大。当然，执行的指令数也多，工作效率更高。 关注***展开全部***单片机的工作频率为2-12MHz，当振荡频率为12MHz时，一个机器周期为1us，这个速度应该说是比较快的。 另外根据单片机本身的参数，不要选择过高的频率，否则会工作不稳定。举例：Atmega8L-8PU，这个单片机后面一个8的意思就是建议最大工作频率不要超过8MHz，如果超过8MHz不大于16MHz，可以选用Atmega8L-16PU。 单片机(MCU)时钟电路工作原理主要涉及时钟信号的产生和控制。通常情况下，MCU时钟电路包含一个时钟晶体振荡器和一个时钟频率控制电路。 单片机时钟电路原理单片机时钟电路是指为单片机提供时钟信号的电路。单片机时钟电路通常由晶振元件（CrystalOscillator）和一些放大电路组成。晶振元件是一个小型的石英晶体，其内部的频率固定且稳定。 时钟电路的工作原理是单片机外部接上振荡器提供高频脉冲经过分频处理后，成为单片机内部时钟信号，作为片内各部件协调工作的控制信号。其作用是来配合外部晶体实现振荡的电路，这样可以为单片机提供运行时钟。 通常的理解：实时时钟是指给日期及时间计数器累加的时钟，通常是32768Hz，系统时钟是指单片机内部的主时钟，给各个模块提供工作时钟的基础，CPU时钟是指经过CPU的PLL后将系统时钟改变为CPU工作的时钟。 时钟电路是一个典型的反相振荡电路，工作期间晶振处于电感区，与电容器组成电容三点式电路。复位电路利用上电时刻，电压源通过上拉电阻为电容器充电的过程实现复位时间的控制。 本文转载自互联网，如有侵权，联系删除