利用减计数Rd=0，反向=0，CPd=1，实现计数器按8421码递减进行减计数。利用借位输出端反向BO与下一级的CPd连接，实现计数器之间的级联。利用预置数反向LD端实现异步置数。
所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，时计数器清零，图中采用了十位的“2”和个位的“4”相与非后再清零。
选择信号源库中的1HZ方波信号作为计数器的测试时钟源。因为秒与分计数均由60进制递增计数器来完成，为在构成数字钟系统时使电路得到简化，我们将图4-1虚线框内建立部分用子电路表示。
设计数字时钟计数器电路大概有以下几种方法：①用标准的数字集成电路家族来搭建十进制计数器。常用的TTL数字电路家族为7400系列。常用的CMOS数字电路家族为CD4000系列。②用基本的组合逻辑电路和触发器来实现。
数字钟的设计方法有许多种，例如：可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的***电路组成电子钟；还可以利用单片机来实现电子钟等等。
1、设计内容及设计方案***论述电子钟的具体设计方案及设计要求。***单元电路设计、原理及器件选择***说明电子钟的设计原理以及器件的选择，主要从石英晶体振荡器、分频器、计数器、显示器和校时电路五个方面进行说明。
2、这是一个简单的单片机控制显示LED的电路。图太模糊了一些细节看不清。只能将看得清的大概解释一下。
3、③用硬件设计语言来实现。常见的数字设计语言为VHDL和Verilog***本文就以JK触发器和附加门电路来演示如何设计一个七进制加法计数器时钟电路。总体步骤为：①画出计数器的状态转换图。②根据状态图得出JK各个状态变量的逻辑值。
用74LS160的数字钟电路图如下：用电路元件符号表示电路连接的图，叫电路图。电路图是人们为研究、工程规划的需要，用物理电学标准化的符号绘制的一种表示各元器件组成及器件关系的原理布局图。 定时器组成时钟电路，输出时钟脉冲信号，送两片74ls160计数。74ls160就是十进制计数器，采用反馈清0法，只要利用计数到34时，产生一个复位信号，将两片74ls160清0，实现改制。 可以利用反馈清0法。74160与74LS160的功能完全相同，都是十进制计数器。组成24进制计数器，利用反馈清0法，计数到24时，产生一个复位信号，使两个计数同时回0，实现改制，最大数是23。 P0口上连接3个按钮开关，每个开关上对电源连接一个上拉电阻。按钮的作用有单片机程序决定。 调整时间是由89S51内部程序完成的。你按相应的按钮会进入相应的调整程序。显示部分如为7段数码管，那就是动态扫描完成的。显示屏如为段式液晶，那扫描的电压就要低电，高电和半电，有的还是4分电压。 ，在上电后能让单片机进入到正常的工作状态，程序指针指导程序初始处***在单片机出现问题后能人工通过按钮进行复位，重新执行程序。控制程序自然是检测按钮开关，然后通过内在的程序处理修改时间变量并显示出来。 这个电路估计是一个计时器，右边那三个按键是控制按键，可能控制计时器的开始、结束、暂停。74LS47（不是74L147)是七段数码管译码器，可以将P0~P3四位引脚输出的BCD码直接转换成数字显示。 时钟电路原理***时钟电路，就是产生象时钟一样准确的振荡电路。 时钟电路的工作原理是单片机外部接上振荡器（也可以是内部振荡器）提供高频脉冲经过分频处理后，成为单片机内部时钟信号，作为片内各部件协调工作的控制信号。作用是来配合外部晶体实现振荡的电路，这样可以为单片机提供运行时钟。 本文转载自互联网，如有侵权，联系删除
